zynq book note
關於xilinx zynq(AP-SoC)有紙本販售也有英文版下載:
中文版本下載:
tutorial 教學 pdf:
zynq architecture:
http://www.ioe.nchu.edu.tw/Pic/CourseItem/4468_20_Zynq_Architecture.pdf
紀錄一下目前看到的東西 以後有時間再慢慢增加 …………..
zynq是一個on-chip SoC 各個處理單元(算數 邏輯 外設 儲存)都在一塊chip裡面實現一個系統的功能 而PC 手機等是需要多個獨立的chip去執行各自的事物的系統
zynq基於可編程可重新配置功能的SoC 所以相較於ASIC更有優勢一些
zynq架構簡單的劃分以PS PL來區分 PS(處理系統)以ARM-A9為核心來處理應用程式與跟PL以AXI來做溝通的功用 而PL(可編程邏輯)以各種IP模塊組合來實現應用功能 IP可以是xilinx預先做好的也可以是使用者自訂功能或來自第三方都可以
HLS(high level synthesis)是xilinx 用來實現功能抽象化的優勢 設計者以比RTL(register-transfer-level)高階的語言來描述行為 實現的細節與優化交由工具來幫忙
zynq有一個硬處理器ARM 還有一個由邏輯單元實現地軟處理器MicroBlaze 在PL端可處理與底層做協調的工作 兩者可同時工作 從而提升整體效能
AXI(advanced eXtensible interface): PS-PL通信介面, AMBA 標準其中規範之一 目前版本AXI4 分三類
AXI4(memory-map)- single address, support burst size 256 beats
AXI4-Lite(memory-map)- single address, single data
AXI4-Stream(not memory-map)-unlimited data lenth,
9個AXI 接口:
EMIO(Extended MIO): 經由PL連接到外設 需要constraint file 定義pin腳
開發測試:
在vivado設計完基礎硬件系統後 導出到SDK後 產生測試代碼測試
開發工具:
中斷:
端口協議:
系統:
24.3. 引导Zynq
24.3.1. Zynq 引导文件
