開發難度高、天價設計費、客戶稀少 成3奈米製程發展絆腳石

三星電子(Samsung Electronics)晶圓代工目標2020年挺進3奈米製程,不過晶片設計費用料高達15億美元,設計費用以指數成長,但新製程帶來的耗電表現和性能提升效果恐怕無法達到等比,加上有能力負擔天價設計費的業者屈指可數,讓晶圓代工業者陷入苦惱。

據韓媒電子新聞(ET News)報導,International Business Strategies(IBS)指出,3奈米製程晶片的設計費用將介於5~15億美元之間,相對複雜的GPU將最為高貴,28奈米平面型晶片設計費用平均為5,130萬美元,導入FinFET技術的7奈米製程則激增6倍至2.978億美元,業界認為,在諸多考量下,未來一段時間內主要IC設計業者仍會延續採用台積電16奈米FinFET或三星14奈米FinFET。

除此之外,由於研發3奈米技術難度高,晶圓代工業者本身也相當苦惱費用的問題,三星3奈米製程首次導入GAAE(Gate-All-Around Early)與GAAP(Gate-All-Around Plus)技術,將此獨家研發技術稱為多重橋接型通道(Multi-Bridge-Channel FET;MBCFET),以與IBM、GlobalFoundries共同開發的奈米層片(nano-sheet)閘極橫放後堆疊數層的方式打造,為打造這樣的閘極,不僅圖案形式、蒸鍍、蝕刻與測量製程須有創新,還須開發鈷、釕等新材料來取代銅做為導線材料,開發難度相當高。

業界人士指出,3奈米GAA製程開發與晶片設計雖然需要花耗費龐大費用,不過關鍵仍在在於投資之後能否得到等值回報,由於能負擔3奈米製程費用的業者屈指可數,僅高通(Qualcomm)、NVIDIA與蘋果(Apple),預料3奈米製程推廣會相當困難。