范紐曼瓶頸的因應之道
(一)、研究動機
范紐曼瓶頸 :
基於范紐曼架構的①內儲程式(stored programming) : 將欲執行的程式與資料先載入記憶體中再由 CPU 從記憶體中抓取資料處理之與②循序執行(Sequential Execution) : 使指令會依序一一執行。因此,當 CPU 高速運算下,因為資料在記憶體 讀寫程序耗費大量時間,使 CPU 經常處在閒置狀態,造成記憶體的存取速度限制整體 效率的現象,此現象稱為范紐曼瓶頸。此專題在探討面對范紐曼瓶頸的因應之道。
(二)、基本介紹
1、MOS
PMOS 與 NMOS 是由源極(source)、汲極(drain)與閘極(gate)所構成。
a. 當閘極為低電位(0)時(VGS<VTM)
PMOS 閘極通道形成,使 PMOS 導通,NMOS 載子濃度低,使 NMOS 不導通。
b. 當閘極為高電位(1)時(VGS>VTN)
NMOS 閘極通道形成,使 NMOS 導通,PMOS 載子濃度低,使 PMOS 不導通。
PMOS 與 NMOS 可組成 CMOS 反相器 。
2、Bulk Planar 製程
早期的 130nm~28nm 製程所製造出來的電晶體屬於 Bulk Planar 的平面架構,缺點是當尺寸不斷微縮後,容易造成通道短路(漏電)。
3、揮發性記憶體
電腦記憶體或隨機存取記憶體 RAM(Random Access Memory),是系統的短期資料儲 存區,存放電腦正在使用中的資訊,以便快速地存取。系統正在執行的程式越多,需要的 RAM 就越多。因此 RAM 在系統效能速度中扮演至關重要的角色。而揮發性記憶體(Volatile Memory)是指當電流中斷後所儲存的資料便會消失的記憶體,以 DRAM 和 SRAM 最常見。
DRAM
因為儲存的資料需持續不斷刷新,故稱為動態隨機存取記憶體(Dynamic Random Access Memory)。價格較便宜,是最常見的揮發性記憶體。
SRAM
因為儲存的資料不需要一直被刷新,故稱為靜態隨機存取記憶體(Static Random Access Memory)。SRAM 因速度較快,價格也比 DRAM 高。最常見的 SRAM 是由 6 顆 MOS 所組成的 6T-SRAM。
Read:
Write:
SRAM 面臨的挑戰:
①1986 年到 2000 年間,處理器的效能每年以 55%的幅度在成長,但記憶體每年僅有 10%的速度增長,此稱為記憶體撞牆(Memory Wall)。
②正電源流經 SRAM 單元到接地會有漏電流,隨著晶片變熱,漏電流會急劇增加,形成 能量浪費的基本消費。當未來產品功能不斷推陳出新,「日益坐大」的 SRAM 容量將 帶來更大量的能量浪費。
(三)、Fin-FET(Fin Field-Effect Transistor)製程
從 28nm 起,傳統的 Bulk Planar 製程就開始面對物理極限的問題。因此電晶體由傳統 平面走向 3D 立體結構,因為在構造上與魚鰭非常相似,所以稱為「鰭式」。
與平面電晶體相比,FinFET 改進了對通道的控制,從而減小了短通道效應。平面電晶體 的閘極位於通道的正上方,而 FinFET 器件的閘極則是三面包圍著通道,能從兩邊來對通道進 行靜電控制。
製程從平面演進到 FinFET (planar-to-FinFET),例如台積電推出 16nm、12nm、7nm FinFET 製程,雖可使元件尺寸繼續微縮,但先進製程所帶來的面積縮小效益變得趨緩。
(四)、次世代記憶體
改善記憶體撞牆效應不能只寄託於新的製程技術,所以專家開始從改變記憶體的材料, 甚至是改變讀寫與儲存資料的方法來切入。而 RRAM 和 MRAM 正是近年新興的次世代記憶體技術。
1、RRAM
作用原理
上下兩層電極施加電壓,絕緣層則進行轉換不同的電阻狀態,利用電阻改變儲存資 料。目前以電阻絲理論作為電阻的切換模式最被廣泛接受。利用阻絲的斷裂與生成來寫 入訊息。
優點
— 能以奈秒的速度進行電阻轉換。
— 能在低電流下操作。
— 具有優異的反覆讀寫能力(Endurance)和記憶保持能力(Retention)。
— 可藉由控制寫入電壓大小來改變儲存資料的電阻值達到多位元(multi-bit) 儲存於同一元件的優點。
2、MRAM
MRAM 是一種利用磁態儲存資訊的非揮發性記憶體(Non Volatile memory),MRAM 的基本結構為磁性穿隧結(Magnetic Tunneling Junction MTJ),由兩個鐵磁(FM)層組成,兩 個鐵磁間則由絕緣穿隧障壁隔開。利用電子自旋與磁矩的各種交互作用原理,使整個元件結 構具有明顯電阻變化。
雙通道模型(the two-current model)現象:
為不同自旋方向的電子穿越磁性層時會有不同電導率的特殊效應。當兩個磁性層的 磁化方向順向時,電子容易從一個磁性層穿隧到另一個磁性層,從而形成低電阻狀態 (RP)。當兩個磁性層方向逆向時,電子穿隧變得困難,從而導致更高的電阻狀態(RAP)。
Write:
穿隧磁阻(TMR)是磁性穿隧結(MTJ)最重要的參數之一,用來量化區分高阻狀態和低 阻狀態的能力,透過操縱其中一個 FM 層的磁化強度及方向,可以在 MTJ 中將資訊 儲存為「1」(R 值高的狀態)和「0」(R 值低的狀態)。
Read:
藉由量測磁性穿隧結(MTJ)電阻值來讀取資料。但磁偶矩易受熱能影響而不穩定,需透過反鐵磁來增加讀的穩定度性,同時也兼顧寫的自由性。
3、新舊記憶體特性比較
4、次世代記憶體前景
次世代記憶體問世後,因為具有不揮發性,讀寫速度快的優點,被視為開拓新記憶體 市場的新星,儘管還有需要被克服的難題,例如良率與可靠度,但仍然無法阻擋次世代記 憶體邁向商業化生產的腳步。相信在不久的將來,次世代記憶體將廣泛的被運用至各式各樣的應用。
(五)、其他解決之道
雖然新的製程技術與次世代記憶體的運用可舒緩范紐曼瓶頸,但還可以進一步採取 CPU 與記憶體的空間配置當作配套,好讓范紐曼瓶頸獲得最大幅度的改善。例如:
① 「3D 積體電路系統」 :
相較於 2D 單層的電晶體配置,分層製造 讓計算、儲存、輸入和輸出層之間密集的垂直連接,藉此可縮短不同功能元件間的物理距 離,且有較大的資料傳輸頻寬,讓系統可在每 秒蒐集到大量數據。
② 「類比電路運算衛星」 :
透過控制電路在記憶體陣列周圍環繞,以維持記憶體密度,如此一來將達 到較好的傳輸速率。
③ 「碳奈米電晶體管道通道的解法」 :
當今的超小型矽裝置,有「電晶體通道的薄度」與「電荷流經通道的速 度」兩個因素矛盾,當通道變薄,電晶體的側面和邊緣對電荷的作用力阻礙了 電荷通過。但碳奈米的光滑結構特性使電荷能迅速通過,達到高性能。
④ 「記憶體內運算」 :
傳統以范紐曼架構來思考解法,CPU 高速運算下,記憶體的存取速度限 制整體效率,解法雖不斷提出,卻也屢屢撞牆(memory wall)。因此,有人跳脫范紐曼架構,將 CPU 與記憶體間的藩牆撤掉,先在記憶體運算後再把結果 傳出。此節省了在處理器與儲存設備交換資料所需的時間與能源。
(六)、結論
綜合以上探討,有效解決范紐曼瓶頸需要從多面向一起著手進行,才是最佳的解法。