超大型積體電路設計導論VLSI - 交大修課心得
單純記錄一下自己的肝都用在哪裡
課程資料
超大型積體電路設計導論 Introduction to VLSI Design
教授：李鎮宜
修課年度：108上 電工系（大三上）
教科書（英文）：Neil Weste, David Harris, “CMOS VLSI Design: A Circuits and Systems Perspective”, 4/e
教科書（中文）：Neil H.E. Weste, David Harris 著, 周世傑 譯, CMOS VLSI 設計原理: 電路與系統探討, 3/e
需要的基礎
邏輯設計﹑數位系統﹑電子學(一)。
作業會使用 Hspice 與 Verilog，有接觸過較容易上手。
課程大綱
Week 1: Course outline and Introduction
Week 2: CMOS Transistors and Behaviors
Week 3: Logic Effort and Interconnects
Week 4: SPICE simulation and Lab. 1 introduction (SPICE Simulator)
Week 5: Logic gates and families
Week 6: Circuit Families and Lab. 2 introduction (Layout Editor)
Week 7: Sequential Circuits
Week 8: Mid-Term Exam and Lab. 3 introduction (Verilog-HDL)
Week 9: Adders
Week 10: Data Path and Other Arithmetic Operators
Week 11: Storage modules and Array structures
Week 12: MIPS Processor and Lab. 4 introduction (Term project on MAC)
Week 13: Non-ideal Transistors
Week 14: Circuit Pitfalls
Week 15: Design for Testability and Low-Power
Week 16: Design for Skew and Packaging and I/O
Week 17: Scaling and Case Study on Intel Processors
Week 18: Final-term exam and on-site project checking
上課方式
上課以投影片為主，有時輔以黑板畫圖講解。
這門課有兩個重點：一是電晶體製程的相關知識；二是如何使用 CAD Tools 來設計電路。前者可以透過課本與老師的教學來學習，後者則是透過作業的實作來了解設計電路與 Layout 的過程。
李鎮宜老師是交大電工數位設計的第一把交椅，實力無庸置疑，每年都有許多慕名跟著老師做專題的學生。但根據我和朋友的觀察發現，老師上課語調較平淡﹑且冗言贅字稍多，所以學生很容易上課恍神﹑不小心就錯過重點。我個人採取課前預習的方式應對：一來課本寫得很詳細，各種CMOS的設計觀念都講解得十分清楚，預習可以大致理解課程內容；二來預習後我可以跟著老師的上課腳步翻看課本，上課較不容易恍神。
值得一說的是，李老師對學生十分用心。有次上課小考手繪 Layout，因為當時還沒有真正電腦畫 Layout 的經驗，同學們基本上都畫的亂七八糟的。但下課收考卷時，只要留下來詢問老師，老師都會耐心的一張張幫同學看 Layout﹑告訴同學哪裡有問題﹑什麼地方可以改進。這點讓當時的我印象深刻。
中文版的課本《CMOS VLSI 設計原理: 電路與系統探討, 3/e》，翻譯的非常好，強烈推薦所有修這門課的同學買課本。唯一的缺點是：中文版其實是英文版課本的『基礎篇』。也就是說，應該還有一本『進階篇』﹑對應到英文課本的後半部 Adder 的部分。很可惜，實際上並沒有『進階篇』的中文翻譯本，因此如果只買中文課本，課程後半部依然必須靠老師的PDF來學習。
評分方式
2 Labs：15%
Term-Project：25%
Exam：60%
2 Labs
前兩次的Labs的目的是讓學生熟悉Hspice以及基本layout操作，以利後續期中/期末專題製作。
詳細部分TK。
Term Project
期中一人一組，期末兩人一組
流程大致如下：
Step 1：根據 Spec 使用 Hspice 或 Verilog 設計電路，並通過 Pre-sim。
Step 2：根據 1. 的電路設計畫出 Layout。
Step 3：跑 DRC 與 LVS 並出現笑臉 : )
Step 4：通過 Post-sim，確認設計出來的電路符合 Spec 的規定。
評分除了依據正確性（Pre-sim﹑Layout﹑DRC﹑LVS﹑Post-sim）及結報以外，還有根據 Performance（Speed﹑Area）的排名來給分。而相較於面積，速度的佔比較重，因此可發現我下面的 Layout 空白處都蠻大的，因為懶得重畫面積較小的 Layout。
Midterm Project：8-Bit Full Adder Two Stages Pipeline Design, Layout and Simulation
詳細部分TK。
Final Project：Full-Custom Design of a 4-bit Multiplier and Accumulator with Two-Mode
詳細部分TK。
考試
可以攜帶一張A4雙面的大抄。
基本上講義﹑考古題都讀熟，拿高分並不會太困難。題目並不會跟考古題一模一樣，不過寫心得與當初距離太久，考題詳細部分也忘記了。
心得
VLSI 和 IC Lab 是電工系的兩大招牌。除非日後想要轉 CS，基本上走類比﹑數位﹑EDA 都需要修這門課。修完以後可以了解電晶體製程及基本的電路 Layout 過程。
最大的心得是我以後絕對不要再畫 Layout 了XD。
兩次 Projects 是本堂課的大魔王，大三上花超多時間在 Layout 與 Debug 上，也因此看了好幾天的日出。印象超深刻的是：做期末專題時，連續三天都在 Layout，每天都畫到半夜兩三點，睡夢中也在 Debug，隔天七早八早起床繼續畫，最後當 DRC/LVS 沒有 Errors 的時候眼淚都快噴出來了。作業交出去﹑身心放鬆後才發現當天竟然是12/31，結果什麼安排都沒有﹑在宿舍過了一個平平淡淡的大學生跨年夜😭。
電工系及電機系都有開 VLSI 的課程。電工系是3學分含理論+實作；而電機系是3學分理論+3學分實作。乍看之下選電工系的有點虧，但因為這種作業導向的課程都是抱團互助﹑大家一起修，基本上電工系與電機系的同學都還是各自選本系所開的課程。
日前聽說有電機系大四同學在找電子所教授時，被教授嫌棄他所選的 VLSI 課程，這就是外話了。我也不清楚合併後電機系的課程會如何開設，學弟妹們就自己斟酌吧。
相關課程
邏輯設計﹑數位系統﹑電子學（一）﹑電子設計自動化演算法與實作
