Semiconductor Note
半導體 Semiconductor
- 半導體的導電性介於良導電體與絕緣體之間,半導體材料通常是矽、鍺或砷化鎵。
- 經過各式特定的摻雜 (Doping),產生P型或N型半導體,作成整流器、振盪器、發光器、放大器、測光器等元件或設備。
- 常見的半導體元件有二極體、電晶體。
P 型、N型半導體
- 原子是由的原子核和環繞在原子核周圍帶負電的電子組成,原子核由不帶電的中子和帶正電的質子構成,而核外電子帶負電,因此,整個原子呈中性。
- P型:四價元素 (矽 Si、鍺 Ge) 中參雜三價元素 (硼B、鋁 Al、鎵 Ga…)。三價元素外層有三個電子,和四價元素搭配,會造成一個空缺,形成電洞,可視為正電荷。
- N型:四價中參雜五價元素(磷P、砷 As、碲 Ti),導致多一個電子,電子帶負電。
二極體 Diode
- PN 二極體是一種電子元件,只容許電流從單一方向通過,半導體二極體成為了世界上第一種半導體器件。
- 二極體具有陽極和陰極兩個端子,電流可以從陽極流向陰極,而不能從陰極流向陽極。
- 當P型和N型結合是,就會形成 PN接面 (junction),附近的電子會填入電動,直到電洞被正離子、電子被負離子排斥,形成一個平衡狀態。
- N型:多數載子是電子(帶負電),少數載子是電洞(帶正電),電子流和電(洞)流,流向相反。
- PN 接面,沒有載體(電子或電洞),只有離子的區域稱為空乏區 (depletion region)。
- 如果施予順向偏壓,P接正、N接負,會讓空乏區變小,因為會產生排斥現象;施予逆向偏壓,會讓空乏區變大。
- 二極體的P-N接面處於順向偏壓(forward bias, Vf)時,必須有相當的電壓被用來貫通空乏區,此電壓就稱為障壁電壓,矽二極體的障壁電壓約0.6V~0.7V,鍺二極體的障壁電壓約0.3~0.4V。
- 可以想像在還沒有通過障壁電壓前,二極體是一個電阻極高的元件,但一旦大過障壁電壓,就變成電阻極小的元件。
齊納(定電壓)二極體 (Zener Diode)
- 一般二極體工作在順向偏壓,但如果施予夠大的逆向偏壓,便會產生崩潰擊穿,產生熱能,導致不可逆的損壞,但齊納二極體的崩潰是可逆的,常見的齊納電壓從3~100V。
- 齊納擊穿:齊納二極體的空乏區極薄且高摻雜,導致很容易崩潰,且離子碰撞到空乏區的原子機率很小,不會產生熱能,所以可逆。
- 它的應用之一在於提供穩定的電壓源(電壓小於特定值前,不導通),因為順向的障壁電壓太小,如果需要大電壓障壁就需要串聯很多一般二極體,但齊納二極體只需一個就夠。
雙極性電晶體 (三極體) BJT
- 雙極性接面型電晶體 (bipolar junction transistor, BJT) 可以用來放大訊號(二極體無法)、當作振盪器或開關,是由參雜濃度不同的 N 與 P 型半導體層互相堆疊而成的。
符號箭頭
- 電晶體符號箭頭由圓心往外指代表接腳是N極材料組成。並且代表其電流流動方向。所以 NPN 來說應該是基極加上正電壓、射極加上負電壓、且集極加上正電壓。
濃度參雜
- 射極高濃度參雜,NPN的射極參雜大量的五價元素;PNP的射極參雜高濃度的三價元素。濃度排序:射極(Emitter)>> 基極(Base)> 集極(Collector)。
- 射極濃度高原因:得到較高的發射效率(放大)
- 集極濃度低原因:得到較高的崩潰電壓
面積
- 面積大到小:集極 > 射極 > 基極
- 集極面積大是為了散熱
- 基極面積小是為了得到較高的放大倍率,因為 Ie = Ib + Ic,Ib流出的電流越少,Ic就會越大。
等效電路
- 電晶體的射極也是重參雜,可以類比成齊納二極體,如果不接通集極,可以當作齊納二極體使用。
四種模式
- 電晶體有兩個接合面 (Junction),分別是射極接合面 Je 、基極接合面 Jc,對於這兩個接合面施以順/逆向電壓,就有四種排列組合。
- 截止模式:兩邊都逆向,空乏區變大,雙邊斷路。
- 主動模式
Q: 為什麼 Ie 幾乎等於 Ic,但主動模式下CB接面是逆偏,不崩潰卻可以通過?
A: 由E極重摻雜的的主要載體(電子),通過了CB接面,且B極非常的薄,受到加速的電場作用力,使得大多數都往 C 極流動,只有少數載子流向B極。
- 飽和模式:和截止模式相反。
- 反向主動模式:放大效益低,一般比較少這樣操作。
三種放大組態
- 共基極、共射極、共集極,共同腳就是組態名稱。
- 輸入信號必定不會在集極,因為集極參雜濃度低,放大效果不好。
- 輸出信號必定不會在基極,因為面積小,無法做出大信號輸出。
放大組態如何放大
- 電晶體的放大是一種"分配控制"的放大,並不是無中生有。
- 電流從E極流出 (Ie = Ib + Ic),其中從 B 極有一個輸入變化,輸出可以從 E 極 (CC組態) 或是 C 極 (CE組態) 收到放大結果。
- α, β, γ 分別是三種組態的電流放大增益。
- Ie = Ic + Ib, 且 Ib 很小
場效應電晶體 FET
- 場效應電晶體 Field-Effect Transistor ,又稱單極性電晶體,是一種通過電場效應控制電流的電子元件,利用閘極 (Gate) 的電壓訊號,控制源極 (Source) 和汲極 (Drain) 間的電流。
- S極、源極、Source:發射多數載子、多數載子的來源,類似BJT 射極。
- G極、閘極、Gate:控制多數載子通過的數量,類似BJT 基極。
- D極、汲極、Drain:收集射過來的多數載子、提供多數載子流出,類似BJT 集極。
- FET 的幾種形式:
接面場效電晶體 (JFET)
- 分成 N通道和P通道 JFET,N型半導體當作N通道。JFET 可用作類比開關及訊號放大器,但很少用在數位電路中的邏輯運算及功率放大器。
- 源極給予正向偏壓,讓多數載子可以因為排斥效應發射,此時是工作在歐姆區,閘極施予逆向偏壓,會讓空乏區變大,夠大就可以阻斷通到電子/電洞流,進入截止區。
- 當 Vgg 等於 0V (閘極全開),通道最寬,但 Vgd = -Vds,調大 Vdd,Vgd 也會變大,讓G極產生負電壓,產生逆偏,空乏區變大,造成反效果。
- 當 Vdd 大過一個閥值(夾止電壓),電流就變成定值 (Idss),不再上升。
金屬氧化物半導體場效電晶體 (MOSFET)
- MOS (Metal Oxide Semiconductor) FET 由金屬(M)、氧化物 (O) 和半導體 (S) 構成,除了可以用來放大電路、開關,也可以當 DRAM 的 Memory Cell (導通/不導通當作1/0)。
- 閘極和通道之間鍍了一層二氧化矽當作絕緣體,閘極所施加的極性,會和通道內部產生出來的感應電荷相反,由於是間接接觸,因此輸入阻抗比 JFET 高。
- MOSFET 的輸入阻抗更高於 JFET,V=IR,輸入阻抗越高越好,因為阻抗越高,要驅動的電流就可以越小。JFET 是耗盡型的元件,而MOSFET 有增強型和耗盡型。
- 空乏型(Depletion) D-MOSFET
- 增強型(Enhancement) E-MOSFET,初始通道沒有形成,須外加電場
互補金屬氧化物半導體 (CMOS)
- CMOS 是 Complementary Metal Oxide Semiconductor(互補金屬氧化物半導體),是一種積體電路 (IC) 的製程工藝。是由 PMOS (p-type MOSFET) 及 NMOS (n-type MOSFET) 成對組成,所以稱為 CMOS。
- 應用:計算機資料保存 (儲存 BIOS 上的一些設定,CMOS RAM 具有省電、隨機讀寫、斷電後用電池保存資料,且速度比 DRAM 快)、光學儀器上的數位感光元件、數位邏輯電路 (NAND, NOR, etc) 等等。
CMOS 功率消耗 (Power dissipation)
- CMOS 電路中功率消耗主要可以分為動態功率消耗和靜態功率消耗
- 靜態功率消耗是由漏電流 (leakage current) 產生的,如果一直保持 0 或一直保持 1 時並不會消秏電能 (靜態功率耗損),因為電路中不會有 N 與 P 同時導通的情形,所以 Vdd 與地之間不會有漏電流產生。
- 動態功率消耗是由轉態時充放電造成的,CMOS 只有在處理數位訊號由0變1或由1變0時才會消秏電能 (動態功率耗損),與電路的工作頻率/時脈有關。
DVFS (Dynamic Voltage and Frequency Scaling)
- 公式的前半部是動態功率消耗,後半部是靜態功率消耗。
- C 代表負載電容的容值,V 是工作電壓,α 是當前頻率下的(0變成1, 1變成0)的機率,f 為工作頻率,I_dq 代表靜態電流。
- 軟體來講常用的 DVFS 調節方式是改變 V 和 f,如果電路需要跑在高頻,電壓必須匹配上才可行,所以在頻率上升時,要先升電壓,再升頻率;下降時,先降頻率,否則電路會出問題。
積體電路/晶片 (IC, integrated circuit / Chip)
- 積體電路是把很大數量的電晶體整合到一個晶片(Chip),成本和效能都比離散電晶體更有優勢。成本低是由於晶片把所有的元件通過照相平版技術,作為一個單位印刷,而不是在一個時間只製作一個電晶體。效能高是由於元件快速開關,消耗更低能量,因為元件很小且彼此靠近。
根據一個晶片上整合的微電子器件的數量,積體電路可以也不同分類,例如:
- 超大型積體電路 (VLSI, Very large scale integration):邏輯閘1,001~10k個或 電晶體10,001~100k個
- 巨大規模積體電路 (GSI, Giga Scale Integration):邏輯閘 1,000,001 個以上或電晶體10,000,001個以上。
晶圓 Wafer / 裸晶 Die / 晶片 Chip
- 將矽純化、溶解成液態,再從中拉出柱狀的矽晶柱,晶圓廠會用鑽石刀將一整條的晶柱切成薄片,再經過拋光後,就變成了晶圓 (Wafer),也就是晶片的基板;晶圓上面的晶格可供電晶體置入。而整塊晶圓可以再被切成一片片的裸晶 (Die)。經過封裝後,才被稱為晶片 (Chip) 或稱 IC。
單晶片系統 (SoC, System on Chip)
- 傳統的封裝技術,是將個別晶片,例如:CPU、記憶體、數位/類比元件等,進行個別封裝,接著再焊到電路板 (PCB) 上面。
- 優點:SoC 是將數個不同功能的單元,封裝在一個晶片上,來達到減少體積、成本、耗能、延遲等目的。
- 困難點1:由於不同功能單元的製程技術不同,例如:類比和數位元件,要在同一片晶圓上製作 (A-D Die vs combo),製成難度很高。
- 困難點2:封裝需要克服訊號互相干擾等問題。
EDA Tool (Electronic design automation)
- 將 Verilog 與 VHDL 等硬體描述語言轉換成電路圖,EDA 軟體涵蓋 IC 設計、佈線、驗證和模擬等工具。